16 114 193 książek w 175 językach
Jednak się nie przyda? Nic nie szkodzi! U nas możesz zwrócić towar do 30 dni
Bon prezentowy to zawsze dobry pomysł. Obdarowany może za bon prezentowy wybrać cokolwiek z naszej oferty.
30 dni na zwrot towaru
Se presenta la metodología Hardware In the Loop (HIL) para el diseńo y prueba de controladores embebidos sobre FPGA. Las etapas comprendidas involucran la obtención del modelo matemático del sistema dinámico, análisis de la respuesta ante una entrada escalón unitario, establecimiento de criterios de diseńo, diseńo del controlador, simulación del control y la planta, desarrollo del controlador en VHDL, simulación HIL, implementación y validación. Esta metodología permite detectar errores en el diseńo o en la implementación del controlador. Para realizar la validación de la metodología se emplean dos prototipos de planta, la primera corresponde a un filtro activo de orden dos en el cual se controla el nivel de salida. En este modelo se conoce el valor de los componentes con que fue construido el sistema, permitiendo un modelo con ecuaciones que describen fielmente su comportamiento. El segundo prototipo es un levitador neumático, para este caso el modelo es complejo y algunas variables físicas son desconocidas, se incluye en la metodología el uso de la herramienta de identificación de sistemas IDENT de Matlab® para encontrar el modelo matemático que se aproxime a su comportamiento.